集積化に適したシリコン単電子トランジスタの作製手法

小野 行徳、高橋 庸夫、山崎 謙治、永瀬 雅夫、村瀬 克実
先端デバイス研究部

単電子デバイスは、電子1個で動作させることが可能であり、将来の低消費電力LSIの構成要素として注目されている。単電子デバイスの持つ超低消費電力という特徴を生かすためには、単電子デバイスを高密度に集積化する技術が極めて重要である。特に、論理LSIの実現には、単電子トランジスタ(SET)の小面積化とその集積化が重要となる。LSI応用へ向けての大きな課題の一つはSETの動作温度の高温化であり、これまでに、常温に近い環境での動作も幾つか報告されているが、このような高温で動作するSETを作製すること自身が高度なデバイスプロセス技術を必要とするため、さらに一歩進めたデバイス集積化技術に関しては、これまで手つかずの状態であった。
我々は、当部で開発したPADOX (Pattern-Dependent Oxidation)法[1]を改良することにより、常温に近い環境での動作が可能であり、かつ、占有面積の極めて小さいSETを、自己組織的に、しかも、二つ同時に形成し集積する手法、V-PADOX(Vertical-PADOX)法[2]を開発した。SOI基板上に形成した、膜厚変調を受けたシリコン細線(Vertically modulated Si wire)を熱酸化すると、膜厚の薄い部分のエッジに二つのシリコン単電子島が形成される(図1)。すなわち、SETの並列構造が自動的に形成される。本手法では、シリコンのパターンエッジでの熱酸化に伴う応力集中を利用しているため、細線の加工サイズを超えて、極微な単電子島が形成できることも特徴である。実際に、二つのSETの伝導特性を同一デバイス上で観測し(図2)、両特性を個別に制御することに成功した[2]。
本手法は、二つのSETを極めて小さな領域(〜60 nm ×60 nm)に集積することを可能にするため、CMOS型単電子インバーター等の相補型論理回路の集積化に適しており、単電子論理LSI構築に道を開くものである。
[1] Y. Takahashi et al., Electronics Lett. 31(1995) 136.
[2] Y. Ono et al., IEDM (1998) 123.

図1:熱酸化前のパターン(左)と、熱酸化後のパターン断面の電子顕微鏡写真(右)

図2:デバイスの伝導特性


目次