小野行徳 高橋庸夫 村瀬克実
先端デバイス研究部
単電子トランジスタ（SET）は電子１個で動作させることが可能なデバイスであり、従来型トランジスタに比べサイズも消費電力も桁違いに小さいことから、将来の超大規模集積回路の構成部品として注目されている。しかしながら、最先端のナノリソグラフィーを用いてもその作製が容易でないことから、SETの集積化へ向けた実験的研究はほとんどなされていなかった。そこで我々は、制御性にすぐれ、極めて小さい領域にSETを集積することのできる新たな作製手法としてVertical Pattern-Dependent Oxidation (V-PADOX)法を開発し[1]、これまでに電流経路切り替えスイッチの作製等に適用してきた。今回、V-PADOX法を用いて、論理LSIの最も基本となる演算回路であるインバータを作製し、その動作確認に成功した[2]。
V-PADOX法では、まず、SOI（silicon-on-insulator）基板上の薄層化したSi層に微細な溝を形成し、この溝付きSi層を特定のパターンに切り出す。そして、切り出されたSiパターンに熱酸化を施すことにより、自動的に、しかも２個同時にSETを形成することができる。また、SETでは難しいとされていた１を超える電圧利得を30 K以上の比較的高温で得ることができる。さらに、Siのパターンを変えることにより、２個のSETの並列、直列構造等、様々な形態の回路の作製が可能である。図１はこれらの利点を活用して作製したインバータ回路の原子間力顕微鏡像である。SETの占有面積は１個あたり100 nm×100 nmであり、極めて小さい領域に集積されている。図２は、インバータ回路の入出力伝達特性である。20 mVの電源電圧に対して、出力振幅はほぼフルスイングである。また、図中の点線で示される電圧利得も１を超えており、次段以降のゲートへの信号伝達を保証している。本結果により、SETを用いてCMOS型論理回路を構成できることが初めて実証された。
[1] Y. Ono et al., IEEE Trans. Electron Devices 47 (2000) 147.
[2] Y. Ono et al., Appl. Phys. Lett. 76 (2000) 3121.
図１ 単電子インバータ回路の原子間力顕微鏡像[入力端子（不図示）はSET上に形成される]
図２ 入出力伝達特性
目次