山口 徹 永瀬雅夫 山崎謙二 生津英夫
先端デバイス研究部
単電子トランジスタをはじめとする高性能ナノデバイスを作製するためには、ラフネスの小さなパターンを形成することが不可欠となる。デバイスの大きさ自体が10 nm以下と小さくなるため、ナノメータオーダーのラフネスでもデバイス特性に大きな影響を与えるようになるからである。これまで我々は、レジスト材料中に存在する高分子集合体（20-30 nm径)がラフネスの要因であることを明らかにしてきた[1]。このような高分子集合体を含むレジスト膜では、現像時に集合体周囲部分が先に溶解し、集合体単位での脱離が起こる（集合体脱離現像[2]）。その結果、パターン側壁には脱離できなかった集合体が露出し、パターンラフネスとなる [図１(a)]。
ラフネスを低減するためには、集合体脱離現像を抑制することが必要となる。これを実現するため、新たにSAGEX(suppressed aggregate extraction development resist) レジストを開発した[3]。このSAGEXレジストでは、電子線露光前に集合体を熱架橋させることができる。この架橋により、集合体周囲の溶解速度が集合体内部の溶解速度と同程度になるため、均一に現像が進む[図１(b)]。この結果、集合体脱離現像は抑制され、ラフネスは低下する。
図２に原子間力顕微鏡(AFM)により測定したレジストラフネスを示す。通常のレジストでは、集合体が表面に露出するため表面が荒れているが、SAGEXレジストでは集合体は表面に露出せず、表面ラフネスは３分の１程度まで抑えられている。このことはSAGEXレジストでは集合体脱離現像が抑制されていることを証明している。以上の結果より、SAGEXレジストがナノデバイス作製に有効な、ラフネスの小さなレジストであることがわかる。
[1] T. Yamaguchi et al., Appl. Phys. Lett. 71 (1997) 2388.
[2] T. Yamaguchi et al., Proc. SPIE 3333 (1998) 830.
[3] T. Yamaguchi et al., Jpn. J. Appl. Phys. 38 (1999) 7114.
図１ パターン形成プロセス
図２ 照射レジスト表面のAFM像
目次